### BESI AVOIIONIE CUPY

⑩日本国特許庁(JP)

① 特許出願公開

### @ 公 開 特 許 公 報 (A) 平2-283036

Int. Cl.
Int. Cl.
Int.

識別記号

庁内整理番号

個公開 平成 2年(1990)11月20日

H 01 L 21/336 21/20 21/263

7739-5F

8624-5F H 01 L 29/78

311 Z

審査請求 未請求 請求項の数 1 (全7頁)

50発明の名称

半導体装置の製造方法

②特 頭 平1-105007

②出 願 平1(1989)4月25日

创発 明 者 岡

秀 明

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑪出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明細書

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- 1)(a)絶縁性非晶質材料上に、シリコンを主体とする非晶質材料層を、部分的に膜厚が厚い領域が存在するように形成する工程、
- (b)光を照射しながら、熱処理を行い、該非晶質材料層を結晶成長させる工程、
- (c) 結晶成長させたシリコン層に半導体素子を 形成する工程を少なくとも有することを特徴とす る半導体装置の製造方法。
- 3. 発明の詳細な説明

[産業上の利用分野]

本現明は、半導体装置の製造方法に係わり、特に、 絶縁性非晶質材料上に選択的に単結晶半導体 膜を形成する半導体装置の製造方法に関する。

[従来の技術]

ガラス、石英等の絶縁性非晶質基板や、SiO : 等の絶縁性非晶質層上に、高性能な半導体素子 を形成する試みが成されている。

近年、 大型で高解像度の液晶表示パネルや、 高速で高解像度の密着型イメージセンサや三次元 I C 等へのニーズが高まるにつれて、 上述のような 絶縁性非晶質材料上の高性能な半導体素子の実現が得望されている。

ところが、これらのTFTのうち非晶質シリコンもしくは多結晶シリコンを素子材としたTFTは、単結晶シリコンを素子材とした場合に比べてTFTの電界効果移動度が大幅に低く(非晶質シリコンTFT ~ 1 C c m 2 / V · s e c )、高性能なTFTの実現は困難であった。

一方、レーザビーム等による溶酸再結晶化法は、 未だに十分に完成した技術とは言えず、 また、液 晶表示パネルの様に、 大面積に素子を形成する必 要がある場合には技術的困難が特に大きい。

11 ...... A ----

そこで、絶縁性非晶質材料上に高性能な半導体 素子を形成する簡便かつ実用的な方法として、大 粒径の多結晶シリコンを固相成長させる方法が注 目され、研究が進められている。 (Thin Solid F ilms 100 (1983) p.227 , JJAP Vol.25 No.2 (19 86) p.L121)

[発明が解決しようとする課題]

しかし、従来の技術では、多結晶シリコンの粒径、結晶粒界の存在する位置を十分に制御することが困難であった。 従って、 仮に 大粒径の多結晶シリコンが形成できたとして、 伝に 大粒径の内 が形成できたとして、 若晶粒の内 や 部に 形成された T F T と 結晶粒界 部に T F T の チャンネル 領域が 位置した T F T の 間で 特性が 大幅 図 数 で ることから、 T F T で 構成した 走査 回路 作 変 皮が、 結晶粒界部に位置する 特性の悪い T F T の 特性で制限されたり、 最悪の場合は、 回路が 動

第1図において、(A)は、ガラス、石英等の 絶縁性非晶質基板、もしくはS102等の絶縁性非 晶質材料層等の絶縁性非晶質材料101上にシリコン を主体とする非晶質材料層102を形成する工程であ る。該非晶質材料層の形成方法としては、プラズ マCVD法、蒸着法、EB蒸着法、M8E法、ス パッタ法、CVD法等で非晶質シリコンを成膜す る方法と、微結晶シリコンもしくは多結晶シリコン ン等をプラズマCVD法、CVD法、蒸着法、E B蒸着法、MBE法、スパッタ法等で形成後、S 1、Ar、B、P、He、Ne、Kr、H等の元 素をイオン打ち込みして、該微結晶シリコンもし くは多結晶シリコン等を非晶質化する等の方法が ある。

(B)は、該非晶質材料層 102をシード領域 103を 除いて、エッチング U 薄膜化する工程である。シード領域は光吸収層の役割を担うため、シード領域以外の薄膜領域 104と比べて、 1000 A以上厚いことが望ましく、 3000 A以上厚いことが特に望ましい。また、シード領域以外の薄膜領域の 作しない等の重大な問題が発生した。

そこで、本発明はこの様な問題点を解決するもので、その目的とするところは、 結晶粒界の位置を制御し、 半導体素子を結晶領域に選択的に形成する製造方法を提供するものである。

[課題を解決するための手段]

本発明の半導体装置の製造方法は、

- (a) 絶縁性非晶質材料上に、シリコンを主体と する非晶質材料層を、部分的に膜厚が厚い領域が 存在するように形成する工程、
- (b) 光を照射しながら、 無処理を行い、 該非晶質材料圏を結晶成長させる工程、
- (c) 結晶成長させたシリコン層に半導体素子を 形成する工程を少なくとも有することを特徴とする。

[実施例]...

第1図は、本発明の実施例における半導体装置の製造工程図の一例である。 尚、第1図では半導体素子として得膜トランジスタ(TFT)を形成する場合を例としている。

膜厚は、200A~3000A程度が望ましい。特に、シード領域との度厚比の違いを大きくした方が、光吸収率の違いによる温度勾配が大きくなるため、膜厚は200A~1000A程度が望ましい。また、TFTのオン電浪を大きくするには、ゲート絶縁膜下のシリコン層厚を輝くした方がよいため、やはり薄膜領域の膜厚は薄い方が望ましい。また、シード領域のパターン寸法は、多結晶核の発生を抑えるために、数μπ角程度よりも小さいことが望ましい。

(C)は、光を照射しながら、熱処理を行い、該非晶質材料層を結晶成長させる温度を他の領域を照射する目的は、シード領域の温度を他の領域と比べて高くして、シード領域から選択的に結晶は、存政領域と比べて膜厚が厚いため、光の吸収率が大きく、温度が上昇し弱い。光波としては、膜厚の違いを有効に出すために、か外光か赤外に近い可視光が望ましく、赤外線ランプやHe-Neレーザ等が適しているが、これ

## Best Available Copy

に限らず、キセノンランプ、ハロゲンランプ、水 銀ランプ、 エキシマレーザ等を用いてもよい。 シ ード領域が、膜厚の薄い領域(以下薄膜領域と記 す)と比べて、50℃以上高温となるように光源 の種類及び照射強度を最適化することが望ましい。 熱処理温度は非晶質材料層の形成方法によってそ の最適値が異なるが、550℃~650℃程度が 望ましい。 熱処理時間は数時間から30時間程度 である。尚、光照射は、熱処理を行っている間、 常に行う必要はない、シード領域に結晶核が発生 する前後まで、光を照射することが特に重要であ る。従って、光照射時間は、最初の数十分から数 時間程度で十分である。また、光を連続照射する と、シード領域から熱が伝導し、薄膜領域も温度 が上昇する為、シード領域以外でも結晶核が発生 し易くなる傾向がある。この場合、一定時間光を 照射した後、一定時間光照射を中断することで薄 膜領域の温度上昇を抑える方法が特に有効である。 例えば、 バルス状のレーザ光照射したり、 キセノ ンランプや赤外線ランプ等をフラッシュ点灯させ

本発明に基づく半導体装置の製造方法で作製した低温プロセス TFT (N チャンネル)の電界効果移動度は、200~350cm²/V・secであり、ガラス基板上に高性能なTFTを形成することが出来た。これは、本発明の製造方法により、選択的な結晶成長が再現性良くできるようになった結果可能となった。さらに、前記TFT製造工程に水繋ガスもしくはアンモニアガスを少なくとも含む気体のプラズマ雰囲気に半導体素子をさら

たり、チョッパー等でパルス光にして照射する等の方法で一定時間(例えば、数百ns~数百ms程度)照射した後、一定時間光照射を中断して温度を安定させた後で再び光を照射するというサイクルを繰り返すことで、シード領域以外の温度上昇を最小限に抑えることが出来る。

(D)は、結晶成長させたシリコン層105(105°は結晶が表示す)に半導体素子を形成する工程である。 尚、第1図(D)では、半導体素子としてTFTを形成する場合を例としている。 図において、106はゲート電極、107はソース・ドレイン領域、108はゲート絶縁膜、109は層間絶縁膜、110はコンタクト穴、111は配線を示す。 TFT形成はの一例としては、シリコン層105をパターン形成し、ゲート絶縁膜を形成する。 該ゲート紀線膜を形成する。 該ゲート紀線膜を形成する。 該ゲート紀線膜を形成する。 はガーと CC V D 法等で 6 O O で程度 ひと CC V D 法等で 6 O O で程度 で形成する方法(低温プロセスでは、基板として安価なオルや密積で用できるため、大型な液晶表示パネルを使用できるため、大型な液晶表示

す工程を設けると、 欠陥密度が低減され、 前記電 界効果移動度はさらに向上する。

第2図及び第3図は、本発明の実施例における 半導体装置の製造工程図の別の一例である。 第2 図は断面図、第3図は平面図である。

第2図及び第3図において、(A)は、第1図に示した実施例と同様に、ガラス、石英等の絶縁性非晶質材料図1上にシリコンを主材料圏等の絶縁性非晶質材料図201上にシリコンを主体とする非晶質材料圏202を形成する工程である。 (B)は、第1図に示した実施例と同様に、該非晶質材料圏202をシード領域203を除いて、エッチングし薄膜化する工程である。

(C)は、非晶質材料層の存敗領域204を所定の形状にパターン形成する工程である。 第2 図及び第3 図では該非晶質材料層を素子を形成する領域となる島状領域205と該島状領域205と該シード領域203を結ぶ連結領域206を少なくとも有する形状にパターン形成する場合を例としている。

(D)は、光を照射しながら、熱処理を行い、非

# Best Available Copy

晶質材料層の島状領域205を該シード領域203を起点として、退択的に結晶成長させる工程である。 熱処理温度は550℃~650℃程度で数時間~ 30時間程度の熱処理を行う。

非品質シリコン暦を前述の如く島状領域205と運 結領域208を有する形状にパターン形成しておくと、 シード領域で複数の結晶核が生成した場合でも、 どちらか一方の優勢な(結晶成長速度が速い、又 は、結晶核が早く発生した等の)結晶成長が細い 連結領域で選択され、島状領域は単結晶化される。 さらに、光吸収によってシード領域で発生した熱 が、連結領域が細いために、島状領域まで伝わり 難くなり、島状領域とシード領域の温度差がつき 島いという利点もある。

第4図に結晶成長の模式図を示す。第4図において、401は島状領域、402は連結領域、403はシード領域、404及び405は結晶粒を示す。

又、連結領域で単一の結晶成長に選択されない 場合でも第5図の結晶成長の模式図に示すように 結晶粒界が存在する位置は大幅に制限される。第

せることができた。

尚、本実施例では、膜厚が厚い領域を部分的に 形成する方法として、非晶質材料層を形成後、シード領域となる部分を除いて薄膜化する方法を示 したが、本発明はこれに限定されるものではない。 5 図において、501は島状領域、502は連結領域、503はシード領域、504は結晶粒界が存在する確率が高い位置であり、505は結晶粒界の存在する確率がほぼ等の領域である。506は両者の中間の領域(グレーゾーン)である。従って、半導体素子として、MOS型トランジスタやTFTを例とするならば、該素子のチャンネル領域が領域405に入るように素子を配置すれば、結晶粒界による素子特性の大幅なばらつきを無くすことができる。

(E)は、結晶成長させた島状領域205に半導体素子を形成する工程である。尚、第2図(E)では、半導体素子としてTFTを形成する場合を例としている。図において、207はゲート電極、208はソース・ドレイン領域、209はゲート絶縁群、210は個階絶縁限、211はコンタクト穴、212は配線を示す。TFT形成の形成方法は第1図の実施例と同様の方法で形成できる。前述のようにTFTのチャンネル領域213を結晶粒界の存在する確率がほぼ零の領域に配置することで結晶粒界による柔子特性のばらつきを智無にし、歩智りを大幅に向上さ

例えば、非晶質材料層を形成後、シード領域以外 をエッチング除去し、 続いて、 非晶質材料層を全 面に形成する等の方法もある。

#### [発明の効果]

以上述べたように、本発明によればガラス、石 英等の絶縁性非晶質基板、もしくはS10<sup>2</sup>等の絶縁性非晶質基板、もしくはS10<sup>2</sup>等の絶縁性非晶質材料層等の絶縁性非晶質材料上に単結晶シリコン等を選択的に結晶成長させ、結晶な力にないた。その 結果、結晶化された領域に選択的に半導体素子を 形成することが可能となった。本発明によれば、 絶縁性非晶質材料上にS1ウェハー上に形成した 半導体素子に匹敵する高性能な半導体素子を できるようになった。大型で高解像度の密着型イメーシになった。 パネルや高速で高解像度の密着型イメーシになった。 や三次元IC等を容易に形成できるようになった。

さらに、溶酸再結晶化法等とは異なり、本発明はせいぜい 6 5 0 ℃程度の低温の熱処理が加わるだけであるため、 (1) 基板として安価なガラス基板を使用できる。 (2) 三次元ICでは、下層

## **Best Available Copy**

特開平2-283036(5)

部の案子に悪影響(例えば、 不純物の拡散等)を 与えずに上層部に半導体案子を形成することが出 来る。 等のメリットもある。


また、本発明は、実施例に示したTFT以外にも、 絶縁ゲート型半導体素子全般に応用できるほか、 バイボーラトランジスタ、 静電誘導型トランジスタ、 太陽電池・光センサをはじめとする光電 変換素子等の半導体素子を絶縁材料上に形成する 場合に極めて有効な製造方法となる。


#### 4. 図面の簡単な説明

第1図(a)~(d)は本発明の実施例における 半導体装置の製造工程図である。

第2図(a)~(e)及び第3図(a)~(e) は本発明の実施例における半導体装置の製造工程 図であり、第2図は断面図、第3図は平面図である。

第4回及び第5回は結晶成長の模式図である。 第8回~第8回は本発明の実施例における連結領域の平面図である。





第 1 図

102,202 · · 非晶質材料層

103,203 ・・・ シード領域

104,204 ... 游閱領域

106,207 ・・・ ゲート電極

107,208 - リース・ドレイン領域

108,209 · · · ゲート絶繰膜

109,210 · · · 图简艳绿膜

110,211 ・・・ コンタクト穴

111,212 · · · 配線


401,501,602,702.802 · · · 岛状領域

402,502,803,703,803 · · · 連結領域

403,503,601,701,801 ・・・ シード領域


以 上

出願人セイコーエブソン株式会社 代理人弁理士鈴木喜三郎(他1名)




(d)

第 1 図



第 8 図




第3図

第 3 図


特開平2-283036(フ)

-604 結晶粒



第4図

第5図



第 6 図

602 島状領域

605 結晶位

603 連結領域 601 シード電域

